| 可以在CAD文件格式，如SAT，ProE，IGES，STEPS，CATIA，DXF（2004）中，画好project，将其导入GEMS的designer设计器里 |
| 始终用精细结构尺寸的一半作为网格划分里的最小网格尺寸 |
| 如果可能，使用对称边界条件，以降低内存消耗，减少仿真时间 |
| 绘制集总端口和波端口时，使用铅垂线 |
| 对于较细的倾斜结构，如果其是有损或者无损介质、导体或者无限薄PEC板，都可以使用粗网格 |
| 对物体进行绘制时，先用有限厚度绘制，然后用无限薄的厚度再画一遍，以确保厚度较小的物体不会被接触的物体遮消掉 |
| 对于用共面结构进行馈电的对称结构体，可以对结构的一半区域进行仿真，使用集总端口或波端口对一边进行激励。或者，可以将两个地进行扩展，用地跟内导体之间的集总端口
|
| 对于高Q系统，收敛标准应该降到-40dB甚至-50dB
|
| 加入窗函数可以加速仿真收敛，但可能会降低S参数 |
